

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-074389

(43)Date of publication of application : 16.03.1999

(51)Int.Cl.

H01L 21/8247

H01L 29/788

H01L 29/792

G11C 16/04

H01L 27/115

(21)Application number : 10-185647

(71)Applicant : MOTOROLA INC

(22)Date of filing : 15.06.1998

(72)Inventor : KUO-TAN CHAN

CHANG KO-MIN

WAI-MIN CHAN

KEITH FORBES

DOUGLAS R ROBERTS

(30)Priority


Priority number : 97 876576 Priority date : 16.06.1997 Priority country : US

(54) SPLIT GATE MEMORY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a nonvolatile memory device excellent in power efficiency and suitable for low power application, by a method wherein electric charges carriers generated from a source of a source area range over a channel area and accelerate, and are implanted into a dielectric layer located in a floating gate or under a control gate, and a selective gate controls a channel current.

SOLUTION: A nonvolatile memory(NVM) device comprises a control gate 32 on a first portion of a channel area near a source, and split gate field-effect transistors(FET) having a selection gate 16 on a second portion of a channel area 38 near a drain. When the NVM device is programmed, electric charges carriers of a first polarity accelerate in the second portion of the channel area 38 under the selection gate 16, and are implanted into a lower dielectric layer 14 of the control gate 32. When data are read from the NVM device, a read voltage is applied to a drain adjacent to the selection gate 16 a current of a bit line coupled to the drain of FET is detected, and data are read out.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] a split-gate memory apparatus -- it is -- main part [of :semiconductor material]; -- source field [within said main part of a semiconductor material]; -- drain field [within said main part of a semiconductor material]; -- said source field is separated from said drain field -- It is the 1st conductive layer which exists on said dielectric layer. channel field [within said main part of a semiconductor material]; -- dielectric layer; which exists in a top for said channel field contiguous to said drain field part I -- dielectric laminating section; which exists in a top for said channel field contiguous to said source field part II -- A split-gate memory apparatus characterized by being constituted by 2nd conductive layer; which exists on 1st conductive layer; which has the 1st side wall which **** to said drain field, and the 2nd side wall which counters said 1st side wall, and said dielectric laminating section, and **** on said 2nd side wall of said 1st conductive layer.

[Claim 2] a split-gate memory apparatus -- it is -- main part [of :semiconductor material]; -- source field [within said main part of a semiconductor material]; -- drain field [within said main part of a semiconductor material]; -- said source field is separated from said drain field -- It is the 1st conductive layer which exists in a top for said said channel field part I. channel field [within said main part of a semiconductor material]; -- dielectric layer; which exists in a top for said channel field part I -- oxide-nitride-oxide layer; which exists in a top for said channel field contiguous to said source field part II -- It is the conductive side wall spacer which exists in a top for said 1st conductive layer; which has the 1st side wall and the 2nd side wall which counters said 1st side wall, and said channel field part II. The amount of [of said oxide-nitride-oxide layer] part I exists between said conductive side wall spacer and said 2nd side wall of said 1st conductive layer. A split-gate memory apparatus characterized by being constituted by conductive side wall spacer; to which the amount of [of said oxide-nitride-oxide layer] part II exists between parts for said conductive side wall spacer and said part II of said channel field.

[Claim 3] a split-gate memory apparatus -- it is -- main part [of :semiconductor material]; -- source field [within said main part of a semiconductor material]; -- drain field [within said main part of a semiconductor material]; -- said source field is separated from said drain field -- It is the 1st conductive layer which exists in a top for said said channel field part I. channel field [within said main part of a semiconductor material]; -- dielectric layer; which exists in a top for said channel field part I -- oxide-nitride-oxide layer; which exists in a top for said channel field contiguous to said source field part II -- The 1st conductive layer which has the 1st side wall and the 2nd side wall which counters said 1st side wall; It is the 1st conductivity side wall spacer which exists in a top for said said channel field part II. The amount of [of said oxide-nitride-oxide layer] part I exists between said 1st conductivity side wall spacer and said 2nd side wall of said 1st conductive layer. The amount of [of said oxide-nitride-oxide layer] part II exists between parts for said 1st conductivity side wall spacer and said part II of said channel field. A split-gate memory apparatus characterized by being constituted by 2nd conductivity side wall spacer; which **** on said 1st side wall of 1st conductivity side wall spacer [of a place];, and said 1st conductive layer.

[Claim 4] An array of a memory cell which is a split-gate memory apparatus and is arranged by two or more trains and two or more lines on :semiconductor substrate characterized by providing the following Each memory cell in said array is a source field, a channel field, and a drain field where it is a source field, a channel field, and a drain field in said semiconductor substrate, and said channel field separates said source field from said drain field. The 1st dielectric layer which exists in a top for said channel field part I The 2nd dielectric layer which exists in a top for said channel field which **** to said source field part II The control gate which exists on said 2nd dielectric layer, and a selector gate which exists on said 1st dielectric layer

[Claim 5] An array of a memory cell which is a split-gate memory apparatus and is arranged by two or more trains and two or more lines on :semiconductor substrate characterized by providing the following Each memory cell in said array is a source field, a channel field, and a drain field where it is a source field, a channel field, and a drain field in said

semiconductor substrate, and said channel field separates said source field from said drain field. The 1st dielectric layer which exists in a top for said channel field contiguous to said drain field part I An oxide-nitride-oxide dielectric layer which exists in a top for said channel field contiguous to said source field part II The control gate which exists on said oxide-nitride-oxide dielectric layer, and a selector gate which exists on said 1st dielectric layer

[Translation done.]

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] Generally this invention relates to nonvolatile memory equipment in more detail about a memory apparatus.

[0002]

[Description of the Prior Art] The programmable read only memory (EEPROM: Electrically Erasable Programmable Read Only Memory) in which an eliminable store is possible can hold electrically the data stored even if the power to memory was eliminated. An EEPROM cel accumulates a charge into the floating gate separated electrically [a field-effect transistor (FET: field effect transistor)], or is FET. Data is stored by accumulating a charge into the dielectric layer under the control gate. The stored charge is FET. A threshold is controlled and this controls the memory condition of an EEPROM cel.

[0003] Conventionally, an EEPROM cel pours in a charge carrier using drain side hot carrier impregnation into the charge trap site in the dielectric layer on the floating gate or under the control gate. A programming process is accelerated using a high drain and gate voltage. For this reason, FET in an EEPROM cel Although high current is told during programming, this is not desirable in the use of low-battery low power. Furthermore, an EEPROM cel operates in the condition very near a breakdown condition during programming.

[0004] The yield condition under programming is avoidable if source side carrier injection is used. In order to program EEPROM using source side hot carrier impregnation, a selector gate is formed on [some] the channel field contiguous to a source field. This selector gate is electrically separated from the control gate adjoined and formed in a drain field. During programming, electric field are set up in a channel field, and the charge carrier which emits a source to a source field by that cause is poured in into the dielectric layer located in the floating gate and under the control gate, after continuing a channel field and being accelerated. A selector gate controls channel current. In this way, compared with the conventional drain side hot carrier impregnation, programming by source side hot carrier impregnation is excellent in power efficiency, and suitable with the low-battery low power use.

[0005] Therefore, it is advantageous to have the nonvolatile memory equipment which was excellent in power efficiency and fitted the low power use, and the method of accessing nonvolatile memory equipment. Moreover, this nonvolatile memory equipment is easy to manufacture, a cheap thing is desirable and it is desirable for silicon area effectiveness to be good. Furthermore, as for this access method, it is desirable for it to be reliable and to excel in time amount effectiveness.

[0006]

[Example] Generally, this invention offers nonvolatile memory (NVM: nonvolatile memory) equipment and the method of accessing NVM **. By this invention, it is NVM. Equipment is equipped with the split-gate field-effect transistor (FET) which has the control gate which exists in the top for the channel field near the source part I, and the selector gate which exists in the top for the channel field near a drain part II. NVM In case equipment is programmed, it is accelerated within the part II part of the channel field under a selector gate, and the electronic charge carrier of the 1st polarity is poured in into the dielectric layer which exists under the control gate. In the suitable example of this invention, the dielectric layer which exists under the control gate is constituted by the pars-basilaris-ossis-occipitalis dielectric layer (for example, pars-basilaris-ossis-occipitalis diacid-ized silicon layer) on the part I part of a channel field, the up dielectric layer (for example, up diacid-ized silicon layer) under the control gate, and the silicon nitride layer among them. A silicon nitride layer includes the charge trap site (charge trapping site) formed into it. NVM Equipment is eliminated by pouring in the charge carrier of the 2nd polarity of an electron hole etc. into a silicon nitride layer from a channel field. NVM When reading data in equipment, read voltage adjoins a selector gate and drain

impression is carried out. Next, FET By detecting the current which flows the bit line combined with a drain, data is NVM. It is read in equipment.

[0007] Drawing 1 is NVM by this invention. It is the cross section of split-gate memory apparatus, such as a cel 10. NVM A cel 10 is formed on the main part of semiconductor materials, such as the semiconductor substrate 11 which has the main surface 12. As an example, the semiconductor substrate 11 is p. It is the silicon substrate of a conductivity type. It is NVM so that it may be explained below. A store (programming) and elimination are electrically possible for a cel 10. Therefore, NVM A cel 10 is also electrically called the programmable read only memory (EEPROM: Electrically Erasable Programmable ReadOnly Memory) cel in which an elimination store is possible.

[0008] The selector-gate structure 15 is equipped with the selector gate 16 on the dielectric layer 14 and dielectric layer 14 which exist on a substrate 11. A selector gate 16 has the side walls 17 and 18 which counter mutually. As an example, a dielectric layer 14 is a heat growth diacid-ized silicon layer which has the thickness of about 3 nanometers (nm) thru/or about 30nm, and a selector gate 16 is formed deposition and by carrying out patterning in a conductive layer on a dielectric layer 14. Preferably, a conductive layer is a polycrystalline silicon layer which has the thickness of about 150nm thru/or about 300nm, and deposition is carried out on a dielectric layer 14 using a chemical-vacuum-deposition process. Furthermore, a selector gate 16 is n between a chemical-vacuum-deposition process or a subsequent doping phase. It is desirable to be doped with the ion of a conductivity type, for example, Lynn, or arsenic ion.

[0009] The drain field 22 is adjusted with the side wall 17 of a selector gate 16. As an example, they are n, such as Lynn or arsenic ion. The drain field 22 is formed using the self-align ion-implantation process of pouring in the ion of a conductivity type into a substrate 11. Preferably, an ion-implantation process penetrates the pad dielectric layer on the main surface 12 of a substrate 11, and is performed. A dielectric layer 14, a sacrifice oxide layer (not shown), etc. are sufficient as a pad dielectric layer.

[0010] For example, dielectric layers, such as the diacid-ized silicon layer 23, are formed on the portion on the surface 12 of main contiguous to the side walls 17 and 18 of a selector gate 16. Preferably, the diacid-ized silicon layer 23 has the thickness of about 5nm thru/or about 15nm, and is formed using a thermal oxidation process or a deposition process. Since a thermal oxidation process also oxidizes a selector gate 16 in accordance with side walls 17 and 18, even if the diacid-ized silicon layer 23 meets side walls 17 and 18, it is formed. In a certain example, etching removal of the portion of the dielectric layer 14 which is not protected by the selector gate 16 is carried out, and the diacid-ized silicon layer 23 is formed on the main surface 12 after that. In other examples, the diacid-ized silicon layer 23 is formed on the portion of the dielectric layer 14 which is not protected by the selector gate 16. For example, the silicon nitride layer 24 which has the thickness of about 5nm thru/or about 15nm is formed on the diacid-ized silicon layer 23, and is preferably formed using a chemical-vacuum-deposition process. For example, another dielectric layers, such as the diacid-ized silicon layer 28 which has the thickness of about 5nm thru/or about 15nm, are formed on the silicon nitride layer 24. The diacid-ized silicon layer 28 can be formed using a deposition process or a thermal oxidation process.

[0011] The diacid-ized silicon layer 23, the silicon nitride layer 24, and the diacid-ized silicon layer 28 form the oxide-nitride-oxide (ONO: oxide-nitride-oxide) laminating section 25. This is also called the dielectric laminating section. ONO In the laminating section 25, the diacid-ized silicon layer 23 is called a pars-basilaris-ossis-occipitalis dielectric layer, and the diacid-ized silicon layer 28 is called an up dielectric layer. NVM In case a cel 10 is programmed, a charge carrier (for example, electron) is ONO. It is poured in into the laminating section 25 and caught in the charge trap site formed in the silicon nitride layer 24. NVM In order for a cel 10 to have a good rate of data-hold, it is desirable that the pars-basilaris-ossis-occipitalis dielectric layer 23 and the up dielectric layer 28 are thick. Furthermore, it is desirable to suppress the defect in a dielectric layer 23 and 28 to the minimum. The chemical composition of the silicon nitride layer 24 is Si₃N₄. Please understand not restricting. For example, the silicon nitride layer 24 can be used as the nitride layer which was rich in the silicon which has the chemical composition expressed with SixNy. However, x Pair y A ratio is larger than 3 to 4.

[0012] The control gate 32 is ONO. It exists on the laminating section 25. The control gate 32 has the side wall 31 which adjoins a selector gate 16, and the side wall 33 which counters a side wall 31. As an example, the control gate 32 is ONO. A conductive layer is formed deposition and by carrying out patterning on the laminating section 25. Preferably, a conductive layer is a polycrystalline silicon layer which has the thickness of about 200nm thru/or about 300nm, and deposition is carried out on the ONO laminating section 25 using a chemical-vacuum-deposition process. As for the control gate 32, in other words, it is desirable to be formed as a polycrystalline silicon side wall spacer which adjoins a selector gate 16. Furthermore, the control gate 32 is n, such as Lynn or arsenic ion. It is conductivity-type ion and it is desirable to be doped between chemical-vacuum-deposition processes or between subsequent doping phases. The process which forms the control gate 32 also forms a polycrystalline silicon side wall spacer (not shown) in accordance with the side wall 17 of a selector gate 16. However, the polycrystalline silicon side wall spacer in alignment

with the side wall 17 of a selector gate 16 is NVM. It does not participate in actuation of a cel 10. It is NVM which this is removed all over a subsequent etching phase in a certain example, and is illustrated by drawing 1. It becomes a cel 10. It sets in the another example (not shown) and this spacer is NVM. It is combined by reference voltage levels, such as a touch-down voltage level, during the access actuation to a cel 10.

[0013] Respectively in accordance with the side wall 33 of the control gate 32, and the side wall 17 of a selector gate 16, dielectric spacers, such as the nitride spacers 34 and 35, are formed. Preferably, the nitride spacer 34 is a wrap about the control gate 32. The source field 36 is adjusted with the nitride spacer 34. As an example, they are n, such as Lynn or arsenic ion. The source field 36 is formed using the self-align ion-implantation process of pouring in the ion of a conductivity type. The source field 36 and the drain field 22 specify the channel field 38 among them. In other words, the channel field 38 separates the source field 36 from the drain field 22. A part for part I of the channel field 38 is ONO. Being under the laminating section 25 and the control gate 32, the amount of [of the channel field 38] part II is under the selector-gate structure 15. The nitride spacers 34 and 35 are NVM. Please understand arbitrary things in a cel 10. NVM In the example of the alternative in which a cel 10 does not contain the nitride spacers 34 and 35, the source field 36 is adjusted with the side wall 33 of the control gate 32.

[0014] ONO By the process which forms the laminating section 25 on the main surface 12, it is ONO also on a selector gate 16. The laminating section is formed (not shown). ONO in the selector-gate 16 upper part The portions (not shown) of the laminating section and the ONO layer 25 which is on the main surface 12 and is not protected by the nitride spacers 34 and 35 are removed in an etching process. The silicon compound structure 42 exists on a selector gate 16, and it is NVM. It functions as a selector-gate electrode of a cel 10. Similarly, the silicon compound structure 44 exists on the source field 36, and it is NVM. It functions as a source electrode of a cel 10. Furthermore, the silicon compound structure 46 exists on the drain field 22, and it is NVM. It functions as a drain electrode of a cel 10. The silicon compound structures 42, 44, and 46 are adjusted with the nitride spacers 34 and 35. For this reason, these are also called self-align silicon compound (Salicide) structure. The silicon compound structures 42, 44, and 46 are NVM. Since the parasitism resistance in a cel 10 is mitigated, it is NVM. The engine performance of a cel 10 is improved. However, the silicon compound structures 42, 44, and 46 are NVM. Please care about that it is the component of arbitration in a cel 10.

[0015] Flattening of the insulating layer (not shown) is formed and carried out on a substrate 11 after formation of the silicon compound structures 42, 44, and 46. A metallic-coating field (not shown) is formed in an insulating layer, and it is electrically combined with the control gate 32, the selector-gate electrode 42, the source electrode 44, and the drain electrode 46.

[0016] Although it is shown that drawing 1 is formed as a side wall spacer which the control gate 32 **** to a selector gate 16, this does not restrict this invention. In the example of an alternative of this invention, a polycrystalline silicon selector gate is formed as a side wall spacer along the polycrystalline silicon control gate. It sets to this example and the 1st polycrystalline silicon layer is ONO. Patterning is carried out on the laminating section 25, and the control gate is specified. ONO to which the control gate does not exist upwards Etching removal of the portion of the laminating section 25 is carried out. A dielectric layer 14 is arranged on the main surface 12. An ion implantation is performed and the control gate and the source field 36 adjusted are formed. Deposition of the 2nd polycrystalline silicon layer is carried out on a dielectric layer 14, and patterning is carried out so that a selector gate may be formed as a side wall spacer of the control gate. An ion implantation is performed once again and forms a selector gate and the drain field 22 adjusted.

[0017] it is mentioned above -- as -- NVM a cel 10 -- p n created in the conductivity-type substrate 11 Channel split gate FET it is . However, this does not restrain this invention. a substitute example -- setting -- NVM a cel 10 -- n p created in a conductivity-type semiconductor substrate Channel split gate FET it is . another example -- setting -- NVM a cel 10 -- n p formed in a conductivity-type semiconductor substrate n created in the well of a conductivity type Channel split gate FET it is . still more nearly another example -- setting -- NVM a cel 10 -- p n formed in a conductivity-type semiconductor substrate p created in the well of a conductivity type Channel split gate FET it is .

[0018] NVM of drawing 1 Access to a cel 10 is : containing three portions, i.e., NVM. Programming a cel 10 and NVM Eliminating a cel 10 and NVM It is reading data in RU 10. These are NVM. It realizes by carrying out bias of the selector gate 16, the control gate 32, the source field 36, and the drain field 22 of a cel 10 to predetermined voltage.

[0019] NVM In order to program a cel 10 electrically, programming drain voltage, such as touch-down voltage, is impressed to the drain field 22. At least, the programming selector-gate voltage by threshold voltage of channel field 38 portion under the selector-gate structure 15 higher than programming drain voltage is impressed to a selector gate 16. Programming source voltage higher than programming drain voltage is impressed to the source field 36. Furthermore, programming control gate voltage higher than programming source voltage is impressed to the control gate 32. As an example, about 1 volt thru/or about 2 volts, and the programming source voltage of programming selector-gate voltage

are about 3 volts thru/or about 5 volts, and programming control gate voltage is about 8 volts thru/or about 10 volts. [0020] Since it is in a voltage level higher than the drain field 22, the source field 36 is n. Channel split-gate FET 10 operate in reversal active mode. In other words, during programming, the source field 36 functions as a drain of FET 10, and the drain field 22 functions as the source of FET 10. Furthermore, a selector gate 16 is in the voltage level [at least] by threshold voltage of channel field 38 portion under the selector-gate structure 15 higher than the voltage level of the drain field 22. For this reason, the portion of the channel field 38 under the selector-gate structure 15 is turned on, and has conductivity. A negative charge carrier, for example, an electron, is generated from the drain field 22, and it is accelerated through channel field 38 portion between the selector-gate structure 15 and the control gate 32. a charge carrier -- the source field 36 -- adjoining -- in addition -- and it will be drawn by the high voltage in the control gate 32 if channel field 38 portion under the control gate 32 is reached. In a hot carrier impregnation process, a charge carrier is poured in through an oxide layer 23, and it is caught in the portion of the silicon nitride layer 24 which **** on the side wall 31 of the control gate 32. The threshold voltage of channel field 38 portion under the control gate 32 goes up as a negative charge carrier, for example, an electron, moves into the silicon nitride layer 24 from the channel field 38. For this reason, the current passing through the channel field 38 falls, and the speed of hot carrier impregnation also falls. NVM After programming voltage is eliminated from a cel 10, the poured-in carrier becomes with the condition of having been caught in the silicon nitride layer 24. The 1st logical value 1, for example, logic, is NVM. It is stored in a cel 10. Namely, NVM A cel 10 is programmed.

[0021] The current which flows the channel field 38 is restricted between programming processes by the programming selector-gate voltage level impressed to a selector gate 16. Preferably, programming selector-gate voltage is somewhat higher than the threshold voltage of channel field 38 portion under a selector gate 16, and the current which flows the inside of the channel field 38 by that cause is suppressed to the minimum. In this way, it is NVM. The process which programs a cel 10 is excellent in power efficiency, and suitable for a low-battery low power use.

[0022] NVM In order to eliminate a cel 10 electrically, elimination source voltage is impressed to the source field 36, and elimination control gate voltage lower than elimination source voltage is impressed to the control gate 32. As an example, elimination source voltage is about 5 volts thru/or about 7 volts, and elimination control gate voltage is [about]. -It is [about / 11 volts thru/or]. -It is 9 volts. It does not participate in an elimination process, but is combined with a reference voltage level, for example, a touch-down voltage level, or a selector gate 16 and the drain field 22 can be made into floating. NVM In the example of the alternative which eliminates a cel 10, elimination selector-gate voltage is impressed to a selector gate 16, and elimination drain voltage is impressed to the drain field 22. At this time, elimination selector-gate voltage is lower than elimination drain voltage. As an example, elimination selector-gate voltage is [about]. -It is [about / 3 volts thru/or]. -It is 0.5 volts and elimination drain voltage is touch-down voltage. Since a selector gate 16 is in a voltage level lower than the drain field 22, channel field 38 portion under a selector gate 16 certainly has non-conductive. NVM The voltage of about 2 volts thru/or about 5 volts is impressed to the drain field 22, and it is made for charge carrier injection not to happen from the drain field 22 to the channel field 38 accidentally in another alternative example which eliminates a cel 10.

[0023] In the channel field 38 portion under the control gate 32, powerful electric field are set up a sake [between the source field 36 and the control gate 32 (for example a high-voltage difference (about 14 volts thru/or about 19 volts))]. According to a band tunnel process, strong electric field generate an electronic-electron hole pair within the channel field 38 portion which adjoins the source field 36. The electron hole which is a positive charge carrier is drawn by negative voltage at the control gate 32. In a hot carrier impregnation process, an electron hole minds an oxide layer 23, and it is ONO. It is poured in to the silicon nitride layer 24 of the laminating section 25, and combines with the electron in the silicon nitride layer 24 there. Preferably, an elimination process continues until the silicon nitride layer 24 is substantially charged by electrical neutrality or positive. Blanking voltage is NVM. If removed from a cel 10, the silicon nitride layer 24 will become with neutrality or the condition of having just charged, substantially. In any case, the 2nd logical value 0, for example, logic, is NVM. It is stored in a cel 10. Namely, NVM A cel 10 is eliminated.

[0024] The charge with which it is stored in the charge trap site of the silicon nitride layer 24 between elimination processes is carbonated with the charge of antipole nature poured in from the channel field 38. The charge in a charge trap site is Fowler-Nordheim. As compared with the elimination process which moves to the control gate through a dielectric layer in a tunnel process between a charge trap site and the control gate, it is ONO in the elimination process of this invention. The up dielectric layer 28 thick in the laminating section 25 becomes possible, and, thereby, it is NVM. The data-hold of a cel 10 is improved.

[0025] NVM In order to read data in a cel 10, reading source voltage, such as touch-down voltage, is impressed to the source field 36. It is substantially [as reading source voltage] equal, or reading control gate voltage higher than it is impressed to the control gate 32. At least, the reading selector-gate voltage by threshold voltage of channel field 38

portion under the selector-gate structure 15 higher than reading source voltage is impressed to a selector gate 16. In this way, channel field 38 portion under the selector-gate structure 15 is turned on, and has conductivity. Reading drain voltage higher than reading source voltage is impressed to the drain field 22. As an example, about 1 volt thru/or about 2 volts, and the reading drain voltage of reading control gate voltage are about 1 volt thru/or about 2 volts, and a selector gate 16 is supply voltage VDD. It is combined. As an example, it is supply voltage VDD. They are about 3 volts thru/or about 5 volts. It sets for a low power use and is supply voltage VDD. For example, they are about 0.9 volts thru/or about 1.8 volts.

[0026] NVM If a cel 10 is programmed, the silicon nitride layer 24 under the control gate 32 will be charged by negative. Channel field 38 portion under the control gate 32 has threshold voltage with the silicon nitride layer 24 substantially higher than the proper threshold voltage at the time of electrical neutrality under the control gate 32. NVM If a cel 10 is eliminated, the silicon nitride layer 24 under the control gate 32 will become electrical neutrality substantially, or will just be charged. Channel field 38 portion under the control gate 32 is substantially [as the proper threshold voltage] equal, or has threshold voltage lower than it. Reading control gate voltage is NVM. When a cel 10 is programmed, it is desirable that it is lower than the threshold voltage of channel field 38 portion under the control gate 32. Moreover, reading control gate voltage is NVM. When a cel 10 is eliminated, it is desirable that it is higher than the threshold voltage of channel field 38 portion under the control gate 32. Therefore, programmed NVM When reading data in a cel 10, the current of the channel field 38 which serves as non-conductive and flows that is as small as for example, below about 2microampere (μA). The detection amplifier (not shown) combined with the drain field 22 through a bit line (not shown to drawing 1) detects this small current, and is NVM. The 1st logical value 1, for example, logic, is read in a cel 10. NVM eliminated on the other hand The current which the channel field 38 has conductivity and flows that when reading data in a cel 10 is about 10microA. It becomes large with the above. The detection amplifier (not shown) combined with the drain field 22 detects this big current, and is NVM in the 2nd logical value 0, for example, logic. It reads in a cel 10.

[0027] The source field 36 is in a voltage level lower than the drain field 22 between the processes to read. The voltage drop covering channel field 38 portion under the control gate 32 is small. For this reason, the probability for a charge carrier to be accidentally poured in into the silicon nitride layer 24 from the channel field 38 is small. In other words, it is NVM. The active jamming in a reading process over the data stored in a cel 10 is small. Detection amplifier (not shown) is combined with the drain field 22 through a bit line (not shown to drawing 1) by this invention, and the drain field 22 is separated from the silicon nitride layer 24 by the selector-gate structure 15 by it. Therefore, the capacity of a parasitism bit line capacitor is substantially unrelated to the charge in the silicon nitride layer 24. In other words, the data dependency of parasitism bit line capacity is NVM. In a cel 10, it is small. NVM NVM with the small data dependencies of bit line capacity, such as a cel 10, RU is suitable for a high performance use.

[0028] Drawing 2 is the split gate NVM by this invention. It is the wiring schematic of equipment 50. NVM Equipment 50 is the split gate FET which was created in the semiconductor substrate (not shown to drawing 2), and was arranged by the line and the train. It has an array. Split gate FET NVM In equipment 50, it functions as a memory cell. Each split gate FET in an array It has a source field, a drain field, and the channel field that separates a source field from a channel field. Selector-gate structure exists on the channel field portion which adjoins a drain field. The dielectric laminating section exists on another portion of the channel field contiguous to a source field. The control gate is arranged on the dielectric laminating section, and it is electrically insulated from a selector gate. Split gate FET in an array 1-bit data is stored. Therefore, split gate FET in an array NVM In equipment 50, it is also called a bit cel. Preferably, it is NVM. Split gate FET in equipment 50 Split gate NVM illustrated by drawing 1 It is structurally [as a cel 10] equal. Drawing 2 shows 16 bit cels arranged by four-line four trains. However, this does not restrain this invention. By this invention, it is NVM. Equipment 50 is equipped with the array of the bit cel arranged by the line of the number of arbitration, and the train of the number of arbitration.

[0029] NVM Equipment 50 is accessed through the source lines 52 and 54, the selection lines 61, 62, 63, and 64, the control lines 71, 72, 73, and 74, and bit lines 81, 82, 83, and 84. NVM The bit cel in equipment 50 is addressed with the location, for example, the line number, and row number in an array. In the 1st line, the bit cel 110,120,130,140 is located in the 1st, 2nd, 3rd, and 4th trains, respectively. In the 2nd line, the bit cel 210,220,230,240 is located in the 1st, 2nd, 3rd, and 4th trains, respectively. In the 3rd line, the bit cel 310,320,330,340 is located in the 1st, 2nd, 3rd, and 4th trains, respectively. In the 4th line, the bit cel 410,420,430,440 is located in the 1st, 2nd, 3rd, and 4th trains, respectively.

[0030] The source line 52 is connected to the source 112,122,132,142 of the bit cel 110,120,130,140 of the 1st line, respectively. The source line 52 is connected also to the source 212,222,232,242 of the bit cel 210,220,230,240 of the 2nd line, respectively. The source line 54 is connected to the source 312,322,332,342 of the bit cel 310,320,330,340 of

the 3rd line, respectively. The source line 54 is connected also to the source 412,422,432,442 of the bit cel 410,420,430,440 of the 4th line, respectively. Since the bit cel which combines the source with the same source line is put in block by this invention and it is eliminated, an elimination block is formed. For this reason, NVM Although equipment 50 consists of what consists of bit cels in the 1st and the 2nd line, and a bit cel in the 3rd and the 4th line, it is equipped with two elimination blocks.

[0031] The selection line 61 is connected to the selector gate 115,125,135,145 of the bit cel 110,120,130,140 of the 1st line, respectively. The selection line 62 is connected to the selector gate 215,225,235,245 of the bit cel 210,220,230,240 of the 2nd line, respectively. The selection line 63 is connected to the selector gate 315,325,335,345 of the bit cel 310,320,330,340 of the 3rd line, respectively. The selection line 64 is connected to the selector gate 415,425,435,445 of the bit cel 410,420,430,440 of the 4th line, respectively.

[0032] The control line 71 is connected to the control gate 116,126,136,146 of the bit cel 110,120,130,140 of the 1st line, respectively. The control line 72 is connected to the control gate 216,226,236,246 of the bit cel 210,220,230,240 of the 2nd line, respectively. The control line 73 is connected to the control gate 316,326,336,346 of the bit cel 310,320,330,340 of the 3rd line, respectively. The control line 74 is connected to the control gate 416,426,436,446 of the bit cel 410,420,430,440 of the 4th line, respectively.

[0033] A bit line 81 is connected to the drain 114,214,314,414 of the bit cel 110,210,310,410 of the 1st train, respectively. A bit line 82 is connected to the drain 124,224,324,424 of the bit cel 120,220,320,420 of the 2nd train, respectively. A bit line 83 is connected to the drain 134,234,334,434 of the bit cel 130,230,330,430 of the 3rd train, respectively. A bit line 84 is connected to the drain 144,244,344,444 of the bit cel 140,240,340,440 of the 4th train, respectively.

[0034] NVM Please understand that the bit cel in equipment 50 is not necessarily combined as explained above. For example, the source line 52 and the source line 54 are mutually combinable. In other words, all the sources of the 1st in an array, the 2nd, the 3rd, and the bit cel of the 4th line are combinable with the same source line. In this way, it is NVM. Equipment 50 has the elimination block constituted by the 1st, the 2nd, the 3rd, and the bit cel of the 4th line. Furthermore the control lines 71 and 72 of each other can be combined, and the control lines 73 and 74 of each other can also be combined. In this way, the bit cel in the 1st and the 2nd line shares the one control line, and the bit cel in the 3rd and the 4th line shares the one control line.

[0035] NVM Each bit cel in equipment 50 is electrically programmable according to an individual. It can read according to an individual by detecting the current on which the data stored in each bit cel also flows the inside of bit lines 81, 82, and 83 or 84. Furthermore, the bit cel within an elimination block can share and bundle up a common source line, and can eliminate it electrically. Therefore, NVM Equipment 50 is also called flash EEPROM equipment.

[0036] NVM In order to program electrically, the bit cel 110,120, for example, the bit cel, in equipment 50, the source programming voltage of about 3 volts thru/or about 5 volts is impressed to the source line 52. For example, the 1st selection programming voltage of about 1 volt thru/or about 2 volts is impressed to the selection line 61. Since the 2nd, the 3rd, and the bit cel of the 4th line do not participate in the process which programs the bit cel 110,120, they become off by impressing the 2nd selection programming voltage, such as touch-down voltage, to the selection lines 62, 63, and 64, for example. For example, the control programming voltage of about 8 volts thru/or about 10 volts is impressed to the control line 71. Preferably, control programming voltage is higher than source programming voltage, and is set up more highly than the 1st selection programming voltage. The 1st bit programming voltage VDD, for example, supply voltage, It is impressed by bit lines 83 and 84. as for the difference of the 1st bit programming voltage impressed to bit lines 83 and 84, and the 1st selection programming voltage impressed to the selection line 61, it is desirable that it is lower than the threshold voltage of the channel field portion under each of the selector gate 135,145 of the bit cel 130,140. For example, the 2nd bit programming voltage, such as touch-down voltage, is impressed to bit lines 81 and 82. Therefore, the bit cel 110,120 serves as ON and it operates in reversal active mode. In other words, the source 112,122 functions as a drain of the bit cel 110,120 between programming processes, respectively, and a drain 114,124 functions as the source of the bit cel 110,120, respectively. A negative charge carrier, for example, an electron, occurs from the drain 114,124 of the bit cel 110,120, respectively, and it is accelerated through the channel field between the selector gate 115 of the bit cel 110, and the control gate 116, and the channel field between the selector gate 125 of the bit cel 120, and the control gate 126. If a charge carrier reaches the channel field portion under the control gate 116,126 of the bit cel 110,120, respectively, it will be drawn by the high voltage at the control gate 116,126. In a hot carrier impregnation process, a charge carrier is poured in into the charge trap site of the dielectric laminating circles under the control gate 116,126. If negative charge carriers, such as an electron, are poured in into the charge trap site under the control gate 116,126, the threshold voltage of the channel field portion under the control gate 116,126 will go up. The current which flows the bit cel 110,120 falls in this way, and the speed of hot carrier impregnation also falls. NVM

After programming voltage is removed from equipment 50, the poured-in carrier remains in the charge trap site under the control gate 116,126. The 1st logical value 1, for example, logic, is stored in the bit cel 110,120. That is, the bit cel 110,120 is programmed.

[0037] NVM In order to eliminate electrically the bit cel in the bit cel of equipment 50, for example, the 1st, and the 2nd line, source blanking voltage is impressed to the source line 52, and control blanking voltage is impressed to the control lines 71 and 72. As an example, the positive voltage of about 5 volts thru/or about 7 volts is chosen as source blanking voltage, and it is [about]. -About [11 volts thru/or] -The negative voltage of 9 volts is chosen as control blanking voltage. The source line 54, the selection lines 63 and 64, and the control lines 73 and 74 are combined with a touch-down voltage level. In a certain example, the selection lines 61 and 62 and bit lines 81, 82, 83, and 84 are combined with a touch-down voltage level. In a substitute example, the selection lines 61 and 62 and bit lines 81, 82, 83, and 84 float. It sets in the another alternative example and is [about], for example. -About [3 volts thru/or] -Selection blanking voltage, such as 0.5 etc. volts, is impressed to the selection lines 61 and 62, for example, bit blanking voltage, such as touch-down voltage, is impressed to bit lines 81, 82, 83, and 84. Since the selector gate of the bit cel of the 1st line and the 2nd line is in a voltage level lower than each drain, the channel field of the bit cel of the 1st line and the 2nd line becomes off certainly. In still more nearly another alternative example, bit blanking voltage, such as voltage of about 2 volts thru/or about 5 volts, is impressed to bit lines 81, 82, 83, and 84, for example, and it avoids that a charge carrier is accidentally poured into the channel field of the bit cel of the 1st line and the 2nd line from a drain.

[0038] To the bottom of the 1st and the control gate near the source of a bit cel of the 2nd line, powerful electric field are set a sake [between the source of the 1st and the bit cel of the 2nd line, and the control gate (for example, a high-voltage difference (about 14 volts thru/or about 18 volts))]. By the tunneling between bands, strong electric field generate an electronic-electron hole pair in the channel field portion under the control gate. The electron hole which is a positive charge carrier is drawn by negative voltage at the control gate. In a hot carrier impregnation process, an electron hole is poured in into the charge trap site of the dielectric laminating circles under each control gate. The poured-in electron hole is combined with an electron in the 1st and the charge trap site of a bit cel of the 2nd line. Preferably, an elimination process continues until the charge trap site of the 1st and the bit cel of the 2nd line becomes electrical neutrality substantially. A charge trap site may just be charged in a fault elimination process. Blanking voltage is NVM. If removed from equipment 50, the charge trap site of the 1st and the bit cel of the 2nd line will become with neutrality or the condition of having just charged, substantially. In any case, the 2nd logical value 0, for example, logic, is stored in the bit cels 110, 120, 130, and 140 and 210,220,230,240. Namely, NVM The 1st and the bit cel of the 2nd line of equipment 50 are eliminated.

[0039] NVM In order to read data in the bit cel 430,440, for example, the bit cel, of equipment 50, the 1st selection reading voltage is impressed to the selection line 64. as an example -- the 1st selection reading voltage -- supply voltage VDD it is . For example, the control reading voltage of about 1 volt thru/or about 2 volts is impressed to the control line 74. Since the bit cel in the 1st, the 2nd, and the 3rd line does not participate in the reading process of the data from the bit cel 430,440, it is desirable by impressing the 2nd selection reading voltage, such as touch-down voltage, to the selection lines 61, 62, 63, and 64, for example to turn OFF. Source reading voltage, for example, touch-down voltage, is impressed to the source lines 52 and 54. The 1st bit reading voltage of about 1 volt thru/or about 2 volts is impressed to bit lines 83 and 84. Preferably, the 2nd bit reading voltage impressed to bit lines 81 and 82 is substantially [as the source reading voltage impressed to the source lines 52 and 54] equal. It becomes zero substantially between the processes in which the current which flows the inside of the bit cel 410,420 reads data in the bit cel 430,440 in this way. The control reading voltage impressed to the control line 74 is the height of the degree preferably same at least as the source reading voltage impressed to the source line 54. the source reading voltage desirable [which is impressed to the selection line 64 / 1st selection reading] and impressed to the source line 54 -- at least -- the selector gate 435,445 of the bit cel 430,440 -- it is high by the threshold voltage of the channel field portion under each. The 2nd selection reading voltage impressed to the selection lines 61, 62, and 63 is lower than the sum of the threshold voltage of the channel field portion under the 1st, the 2nd, or the selector gate of a bit cel of the 3rd line, and the source reading voltage impressed to the source lines 52 and 54 preferably.

[0040] If the bit cel 430 is programmed, the charge trap site under the control gate 436 will be charged by negative. The channel field portion under the control gate 436 has threshold voltage higher than the proper threshold voltage substantially [a charge trap site] at the time of electrical neutrality. If the bit cel 430 is eliminated, the charge trap site under the control gate 436 will be substantially charged by electrical neutrality or positive. The channel field portion under the control gate 436 is substantially [as the proper threshold voltage] equal, or has threshold voltage lower than it. Preferably, the control reading voltage impressed to the control line 74 is lower than the threshold voltage of the channel field portion under the control gate 436, when the bit cel 430 is programmed, and when the bit cel 430 is

eliminated, it is higher than the threshold voltage of the channel field portion under the control gate 436. Therefore, the current which the channel field of the bit cel 430 is non-conductive, and flows that in case data is read in the programmed bit cel 430 is about 2microA. It is as small as the following. The detection amplifier (not shown) combined with a bit line 83 detects this small current, and the 1st logical value 1, for example, logic, is read in the bit cel 430. The current which the channel field of the bit cel 430 has conductivity, and flows that on the other hand in case data is read in the eliminated bit cel 430 is about 10microA. It is as large as the above. The detection amplifier (not shown) combined with a bit line 83 detects this high current, and reads the 2nd logical value and logic 0 in the bit cel 430.

[0041] If the bit cel 440 is programmed, the charge trap site under the control gate 446 will be charged by negative. The channel field portion under the control gate 446 has threshold voltage higher than the proper threshold voltage substantially [a charge trap site] at the time of electrical neutrality. If the bit cel 440 is eliminated, the charge trap site under the control gate 446 will be substantially charged by electrical neutrality or positive. The channel field portion under the control gate 446 is substantially [as the proper threshold voltage] equal, or has threshold voltage lower than it. Preferably, the control reading voltage impressed to the control line 74 is lower than the threshold voltage of the channel field portion under the control gate 446, when the bit cel 440 is programmed, and when the bit cel 440 is eliminated, it is higher than the threshold voltage of the channel field portion under the control gate 446. Therefore, the current which the channel field of the bit cel 440 is non-conductive, and flows that in case data is read in the programmed bit cel 440 is about 2microA. It is as small as the following. The detection amplifier (not shown) combined with a bit line 84 detects this small current, and the 1st logical value 1, for example, logic, is read in the bit cel 440. The current which the channel field of the bit cel 440 has conductivity, and flows that on the other hand in case data is read in the eliminated bit cel 440 is about 10microA. It is as large as the above. The detection amplifier (not shown) combined with a bit line 84 detects this high current, and reads the 2nd logical value and logic 0 in the bit cel 440.

[0042] The source 432,442 is in voltage RUREBERU respectively lower than a drain 434,444 between the processes which read data in the bit cel 430,440. The voltage drop of the channel field partial both ends under the control gate 436,446 is small. The probability for a charge carrier to be accidentally poured in into a charge trap site from a channel field in this way is small. Furthermore, the channel field which separates a drain from the charge trap site in the 1st, the 2nd, and the bit cel of the 3rd line is turned off with the 2nd selection reading voltage impressed to the selection lines 61, 62, and 63. For this reason, the active jamming over the reading process of the 1st, the 2nd, and the bit cel of the 3rd line is small. Therefore, the reading process of this invention has reading disturbance smaller than the reading process by the conventional technology. Furthermore, NVM Since the bit line of equipment 50 is separated from the charge trap site in a bit cel by the selector gate in a corresponding bit cel, its capacity value of a parasitism bit line capacitor is substantially unrelated to the charge of a charge trap site. In other words, the data dependency of parasitism bit line capacity is NVM. In equipment 50, it is small. NVM NVM with the small data dependencies of bit line capacity, such as equipment 50, Equipment fits a high performance use.

[0043] as mentioned above, NVM Equipment and its NVM that the method of accessing equipment was offered should understand -- it needs. Book NVM Equipment is a split gate FET. It has an array and is each FET. It has the control gate which exists in the top for channel field near the source part I, and the selector gate which exists in the top for channel field near a drain part II. It can form as a side wall spacer which **** to a selector gate, and, thereby, the control gate is NVM. The silicon area effectiveness of equipment is raised.

[0044] NVM FET of equipment In case it programs, it is accelerated in the channel field portion between a selector gate and the control gate, and the charge carrier of the 1st polarity, for example, an electron, is poured in after that into the charge trap site located in the dielectric laminating circles which exist under the control gate. A selector gate controls the current which flows a channel field between programming processes. A programming process can be optimized about time effectiveness and the effectiveness of power.

[0045] NVM FET of equipment It is eliminated by pouring in the charge carrier of the 2nd polarity, for example, an electron hole, into a charge trap site from a channel field. Since a charge carrier penetrates the up dielectric layer of dielectric laminating circles and does not move between elimination processes, it uses a thick up dielectric layer, and it is NVM. The rate of data-hold of equipment can be raised.

[0046] NVM FET of equipment from -- in case data is read, reading voltage is impressed to the drain which adjoins a selector gate. Therefore, reading disturbance and FET of data Destruction is suppressed to the minimum and, thereby, it is NVM further. The data-hold and reliability of equipment are improved. moreover, FET detecting the current which flows the bit line combined with a drain -- FET from -- data is read. FET A drain is separated from a charge trap site by the channel field portion under a selector gate. In this way, the data dependency of bit line capacity is suppressed to the minimum, and it is NVM. Equipment fits a high performance use.

[Translation done.]


* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.


1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DRAWINGS

[Drawing 1]



[Drawing 2]



[Translation done.]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-74389

(43) 公開日 平成11年(1999) 3月16日

(51) Int.Cl.⁶

識別記号

F I

H 0 1 L 21/8247

H 0 1 L 29/78

3 7 1

29/788

G 1 1 C 17/00

6 2 1 Z

29/792

H 0 1 L 27/10

4 3 4

G 1 1 C 16/04

H 0 1 L 27/115

審査請求 未請求 請求項の数 5 F D (全 11 頁)

(21) 出願番号 特願平10-185647

(71) 出願人 390009597

(22) 出願日 平成10年(1998) 6月15日

モトローラ・インコーポレイテッド

MOTOROLA INCORPORATED

(31) 優先権主張番号 8 7 6 5 7 6

アメリカ合衆国イリノイ州シャンパーグ、
イースト・アルゴンクイン・ロード1303

(32) 優先日 1997年 6月16日

(72) 発明者 クオータン・チャン

アメリカ合衆国テキサス州オースチン、ト
ラクトン・レーン11219

(33) 優先権主張国 米国 (US)

(72) 発明者 コーミン・チャン

アメリカ合衆国テキサス州オースチン、ピ
ターン・ハロウ11912

(74) 代理人 弁理士 大貫 進介 (外1名)


最終頁に続く

(54) 【発明の名称】 スプリット・ゲート・メモリ装置

(57) 【要約】

【課題】 電力効率に優れ低電力用途に適した不揮発性メモリ装置と、不揮発性メモリ装置にアクセスする方法とを提供する。

【解決手段】 EEPROM装置は、ソース、ドレイン、ドレインに隣接する選択ゲートおよびソースに隣接する制御ゲートを有する分割ゲートFETを備える。分割ゲートFETをプログラミングする際は、選択ゲートと制御ゲートとの間のチャネル領域部分内で電子が加速され、制御ゲートの下に存在するONO積層部の窒化物層内に注入される。分割ゲートFETは、チャネル領域から電荷窒化物層内に正孔を注入することにより消去される。分割ゲートFETからデータを読み取る際は、選択ゲートに隣接するドレインに読取り電圧を印加する。次にドレインに結合されるビット線内を流れる電流を検知することにより、分割ゲートFETからデータが読み出される。



(2)

1

【特許請求の範囲】

【請求項1】 スプリット・ゲート・メモリ装置であって：半導体材料の本体；前記半導体材料本体内のソース領域；前記半導体材料本体内のドレイン領域；前記ソース領域を前記ドレイン領域から分離する、前記半導体材料本体内のチャンネル領域；前記ドレイン領域に隣接する前記チャンネル領域の第1部分の上に存在する誘電層；前記ソース領域に隣接する前記チャンネル領域の第2部分の上に存在する誘電性積層部；前記誘電層の上に存在する第1導電層であって、前記ドレイン領域に隣在する第1側壁と前記第1側壁に対向する第2側壁とを有する第1導電層；および前記誘電性積層部の上に存在し、前記第1導電層の前記第2側壁に隣在する第2導電層；によって構成されることを特徴とするスプリット・ゲート・メモリ装置。

【請求項2】 スプリット・ゲート・メモリ装置であって：半導体材料の本体；前記半導体材料本体内のソース領域；前記半導体材料本体内のドレイン領域；前記ソース領域を前記ドレイン領域から分離する、前記半導体材料本体内のチャンネル領域；前記チャンネル領域の第1部分の上に存在する誘電層；前記ソース領域に隣接する前記チャンネル領域の第2部分の上に存在する酸化物-窒化物-酸化物層；前記チャンネル領域の前記第1部分の上に存在する第1導電層であって、第1側壁と前記第1側壁に対向する第2側壁とを有する第1導電層；および前記チャンネル領域の前記第2部分の上に存在する導電性側壁スペーサであって、前記酸化物-窒化物-酸化物層の第1部分が前記導電性側壁スペーサと前記第1導電層の前記第2側壁との間に存在し、前記酸化物-窒化物-酸化物層の第2部分が前記導電性側壁スペーサと前記チャンネル領域の前記第2部分との間に存在する、ところの導電性側壁スペーサ；によって構成されることを特徴とするスプリット・ゲート・メモリ装置。

【請求項3】 スプリット・ゲート・メモリ装置であって：半導体材料の本体；前記半導体材料本体内のソース領域；前記半導体材料本体内のドレイン領域；前記ソース領域を前記ドレイン領域から分離する、前記半導体材料本体内のチャンネル領域；前記チャンネル領域の第1部分の上に存在する誘電層；前記ソース領域に隣接する前記チャンネル領域の第2部分の上に存在する酸化物-窒化物-酸化物層；前記チャンネル領域の前記第1部分の上に存在する第1導電層であって、第1側壁と前記第1側壁に対向する第2側壁とを有する第1導電層；前記チャンネル領域の前記第2部分の上に存在する第1導電性側壁スペーサであって、前記酸化物-窒化物-酸化物層の第1部分が前記第1導電性側壁スペーサと前記第1導電層の前記第2側壁との間に存在し、前記酸化物-窒化物-酸化物層の第2部分が前記第1導電性側壁スペーサと前記チャンネル領域の前記第2部分との間に存在する、ところの第1導電性側壁スペーサ；および前記第1導電層の前記

2

第1側壁に隣在する第2導電性側壁スペーサ；によって構成されることを特徴とするスプリット・ゲート・メモリ装置。

【請求項4】 スプリット・ゲート・メモリ装置であって：半導体基板上で複数の列と複数の行とに配列されるメモリ・セルのアレイであって、前記アレイ内の各メモリ・セルは前記半導体基板内のソース領域、チャンネル領域およびドレイン領域であって、前記チャンネル領域が前記ソース領域を前記ドレイン領域から隔てる、ところのソース領域、チャンネル領域およびドレイン領域と、前記チャンネル領域の第1部分の上に存在する第1誘電層と、前記ソース領域に隣在する前記チャンネル領域の第2部分の上に存在する第2誘電層と、前記第2誘電層の上に存在する制御ゲートと、前記第1誘電層の上に存在する選択ゲートとを備えるメモリ・セルのアレイ；前記アレイ内の前記複数の列のうち第1列において各メモリ・セルの前記ドレイン領域に結合される第1ビット線；前記アレイ内の前記複数の列のうち第2列において各メモリ・セルの前記ドレイン領域に結合される第2ビット線；前記アレイ内の前記複数の行のうち第1行において各メモリ・セルの前記選択ゲートに結合される第1選択線；前記アレイ内の前記複数の行のうち第2行において各メモリ・セルの前記選択ゲートに結合される第2選択線；前記第1行内の各メモリ・セルの前記制御ゲートに結合される第1制御線；前記第2行内の各メモリ・セルの前記制御ゲートに結合される第2制御線；および前記第1行および前記第2行内の各メモリ・セルの前記ソース領域に結合されるソース線；によって構成されることを特徴とするスプリット・ゲート・メモリ装置。

【請求項5】 スプリット・ゲート・メモリ装置であって：半導体基板上で複数の列と複数の行とに配列されるメモリ・セルのアレイであって、前記アレイ内の各メモリ・セルは、前記半導体基板内のソース領域、チャンネル領域およびドレイン領域であって、前記チャンネル領域が前記ソース領域を前記ドレイン領域から隔てる、ところのソース領域、チャンネル領域およびドレイン領域と、前記ドレイン領域に隣接する前記チャンネル領域の第1部分の上に存在する第1誘電層と、前記ソース領域に隣接する前記チャンネル領域の第2部分の上に存在する酸化物-窒化物-酸化物誘電層と、前記酸化物-窒化物-酸化物誘電層の上に存在する制御ゲートと、前記第1誘電層の上に存在する選択ゲートとを備えるメモリ・セルのアレイ；前記アレイ内の前記複数の列のうち第1列において各メモリ・セルの前記ドレイン領域に結合される第1ビット線；前記アレイ内の前記複数の列のうち第2列において各メモリ・セルの前記ドレイン領

(3)

3

域に結合される第2ビット線；前記アレイ内の前記複数の行のうち第1行において各メモリ・セルの前記選択ゲートに結合される第1選択線；前記アレイ内の前記複数の行のうち第2行において各メモリ・セルの前記選択ゲートに結合される第2選択線；前記第1行内の各メモリ・セルの前記制御ゲートに結合される第1制御線；前記第2行内の各メモリ・セルの前記制御ゲートに結合される第2制御線；および前記第1行および前記第2行内の各メモリ・セルの前記ソース領域に結合されるソース線；によって構成されることを特徴とするスプリット・ゲート・メモリ装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、一般にメモリ装置に関し、さらに詳しくは、不揮発性メモリ装置に関する。

【0002】

【従来の技術および発明が解決しようとする課題】電気的に消去可能書込可能な読取専用メモリ（EEPROM: Electrically Erasable Programmable Read Only Memory）は、メモリへの電力が排除されても格納されたデータを保持することができる。EEPROMセルは、電界効果トランジスタ（FET: field effect transistor）の電気的に分離された浮動ゲート内に電荷を蓄積するか、あるいはFETの制御ゲートの下にある誘電層内に電荷を蓄積することによりデータを格納する。格納された電荷がFETの閾値を制御し、それによりEEPROMセルのメモリ状態を制御する。

【0003】従来は、EEPROMセルは、ドレイン側ホット・キャリア注入を用いて、浮動ゲート上に、あるいは制御ゲートの下にある誘電層内の電荷トラップ・サイト内に電荷キャリアを注入する。高いドレインおよびゲート電圧を用いて、プログラミング・プロセスを高速化する。このため、EEPROMセル内のFETは、プログラミング中に高い電流を伝えるが、これは低電圧低電力の用途においては望ましくない。さらに、EEPROMセルはプログラミング中は、降伏状態に極めて近い状態で動作する。

【0004】プログラミング中の降伏条件は、ソース側キャリア注入を用いると回避することができる。ソース側ホット・キャリア注入を用いてEEPROMをプログラミングするには、ソース領域に隣接するチャンネル領域の一部の上に選択ゲートを形成する。この選択ゲートは、ドレイン領域に隣接して形成される制御ゲートから電気的に分離される。プログラミング中は、チャンネル領域内に電界が設定され、それによりソース領域に源を発する電荷キャリアはチャンネル領域を亘って加速されてから、浮動ゲート内に、あるいは制御ゲートの下に位置する誘電層内に注入される。選択ゲートは、チャンネル電流を制御する。かくして、ソース側ホット・キャリア注入によるプログラミングは、従来のドレイン側ホット・キャリア注入と比べて、電力効率に優れ、低電圧低電力用途によ

4

り適している。

【0005】従って、電力効率に優れ低電力用途に適した不揮発性メモリ装置と、不揮発性メモリ装置にアクセスする方法とを有することが有利である。また、この不揮発性メモリ装置は製造が簡単で安価であることが望ましく、シリコン面積効率が良いことが望ましい。さらに、このアクセス方法は信頼性があり時間効率に優れることが望ましい。

【0006】

【実施例】一般に、本発明は不揮発性メモリ（NVM: non volatile memory）装置と、NVM置にアクセスする方法とを提供する。本発明により、NVM装置は、ソース付近のチャンネル領域の第1部分の上に存在する制御ゲートと、ドレイン付近のチャンネル領域の第2部分の上に存在する選択ゲートとを有するスプリット・ゲート電界効果トランジスタ（FET）を備える。NVM装置をプログラミングする際は、たとえば電子などの第1極性の電荷キャリアが選択ゲート下のチャンネル領域の第2部分内で加速され、制御ゲートの下に存在する誘電層内に注入される。本発明の好適な実施例においては、制御ゲートの下に存在する誘電層は、チャンネル領域の第1部分上にある底部誘電層（たとえば底部二酸化シリコン層）と、制御ゲートの下にある上部誘電層（たとえば上部二酸化シリコン層）と、それらの間にある窒化シリコン層とによって構成される。窒化シリコン層は、その中に形成される電荷トラップ・サイト（charge trapping site）を含む。NVM装置は、たとえば正孔などの第2極性の電荷キャリアをチャンネル領域から窒化シリコン層内に注入することにより消去される。NVM装置からデータを読み取る場合は、読取り電圧は選択ゲートに隣接するドレイン印加される。次に、FETのドレインに結合されるビット線を流れる電流を検知することにより、データがNVM装置から読み取られる。

【0007】図1は、本発明によるNVMセル10などのスプリット・ゲート・メモリ装置の断面図である。NVMセル10は、主表面12を有する半導体基板11などの半導体材料の本体上に形成される。例として、半導体基板11は、p導電型のシリコン基板である。以下に説明されるように、NVMセル10は電気的に書込（プログラミング）および消去が可能である。従って、NVMセル10は、電気的に消去書込可能な読取専用メモリ（EEPROM: Electrically Erasable Programmable Read Only Memory）セルとも呼ばれる。

【0008】選択ゲート構造15は、基板11の上に存在する誘電層14と誘電層14の上の選択ゲート16とを備える。選択ゲート16は、互に対向する側壁17、18を有する。例として、誘電層14は、約3ナノメートル（nm）ないし約30nmの厚みを有する熱成長二酸化シリコン層であり、選択ゲート16は、誘電層14上に導電層をデポジションおよびパターニングすることに

(4)

5

より形成される。好ましくは、導電層はたとえば、約150nmないし約300nmの厚みを有する多結晶シリコン層であり、化学蒸着プロセスを用いて誘電層14上にデポジションされる。さらに、選択ゲート16は、化学蒸着プロセスまたはその後のドーピング段階の間に、n導電型のイオンたとえばリンまたはヒ素イオンでドーピングされることが好ましい。

【0009】ドレイン領域22が選択ゲート16の側壁17と整合される。例として、たとえばリンまたはヒ素イオンなどのn導電型のイオンを基板11内に注入する自己整合イオン注入プロセスを用いて、ドレイン領域22を形成する。好ましくは、イオン注入プロセスは、基板11の主表面12上にあるパッド誘電層を貫通して実行される。パッド誘電層は、誘電層14、犠牲酸化物層（図示せず）などでもよい。

【0010】たとえば二酸化シリコン層23などの誘電層が、選択ゲート16の側壁17、18に隣接する主表面12の部分の上に形成される。好ましくは、二酸化シリコン層23は、たとえば約5nmないし約15nmの厚みを有し、熱酸化プロセスまたはデポジションプロセスを用いて形成される。熱酸化プロセスは、側壁17、18に沿って選択ゲート16をも酸化するので、二酸化シリコン層23は側壁17、18に沿っても形成される。ある実施例においては、選択ゲート16により保護されない誘電層14の部分がエッチング除去され、その後で主表面12上に二酸化シリコン層23が形成される。他の実施例においては、二酸化シリコン層23は、選択ゲート16により保護されない誘電層14の部分上に形成される。たとえば、約5nmないし約15nmの厚みを有する窒化シリコン層24が二酸化シリコン層23の上に形成され、好ましくは化学蒸着プロセスを用いて形成される。たとえば、約5nmないし約15nmの厚みを有する二酸化シリコン層28などの別の誘電層が窒化シリコン層24の上に形成される。二酸化シリコン層28は、デポジションプロセスまたは熱酸化プロセスを用いて形成することができる。

【0011】二酸化シリコン層23、窒化シリコン層24および二酸化シリコン層28は、酸化物-窒化物-酸化物（ONO: oxide-nitride-oxide）積層部25を形成する。これは誘電性積層部とも呼ばれる。ONO積層部25において、二酸化シリコン層23は底部誘電層と呼ばれ、二酸化シリコン層28は上部誘電層と呼ばれる。NVMセル10をプログラミングする際は、電荷キャリア（たとえば電子）がONO積層部25内に注入され、窒化シリコン層24内に形成される電荷トラップ・サイト内で捕捉される。NVMセル10が良好なデータ保持率を有するためには、底部誘電層23と上部誘電層28が厚いことが好ましい。さらに、誘電層23、28内の欠陥を最小限に抑えることが好ましい。窒化シリコン層24の化学組成は Si_3N_4 に限らないことを理解頂きたい。たと

6

えば、窒化シリコン層24は、 Si_xN_y で表される化学組成を有するシリコンに富んだ窒化物層とすることができ。ただしx対yの比は3対4より大きい。

【0012】制御ゲート32がONO積層部25の上に存在する。制御ゲート32は、選択ゲート16に隣接する側壁31と、側壁31に対向する側壁33とを有する。例として、制御ゲート32はONO積層部25上に導電層をデポジションおよびパターニングすることにより形成される。好ましくは、導電層は約200nmないし約300nmの厚みを有する多結晶シリコン層であり、化学蒸着プロセスを用いてONO積層部25上にデポジションされる。言い換えると、制御ゲート32は、選択ゲート16に隣接する多結晶シリコン側壁スペーサとして形成されることが好ましい。さらに、制御ゲート32は、たとえばリンまたはヒ素イオンなどのn導電型イオンで、化学蒸着プロセスの間、またはその後のドーピング段階の間に、ドーピングされることが好ましい。制御ゲート32を形成するプロセスは、選択ゲート16の側壁17に沿って多結晶シリコン側壁スペーサ（図示せず）をも形成する。しかし、選択ゲート16の側壁17に沿った多結晶シリコン側壁スペーサは、NVMセル10の動作には関与しない。ある実施例においては、これはその後のエッチング段階中に除去され、図1に図示されるNVMセル10となる。別の実施例（図示せず）においては、このスペーサがNVMセル10へのアクセス動作中に、接地電圧レベルなどの基準電圧レベルに結合される。

【0013】制御ゲート32の側壁33と選択ゲート16の側壁17とにそれぞれ沿って、たとえば窒化物スペーサ34、35などの誘電性スペーサが形成される。好ましくは、窒化物スペーサ34は制御ゲート32を覆う。ソース領域36は窒化物スペーサ34と整合される。例として、たとえばリンまたはヒ素イオンなどのn導電型のイオンを注入する自己整合イオン注入プロセスを用いて、ソース領域36を形成する。ソース領域36およびドレイン領域22は、それらの間にチャネル領域38を規定する。言い換えると、チャネル領域38が、ドレイン領域22からソース領域36を隔てる。チャネル領域38の第1部分は、ONO積層部25および制御ゲート32の下にあり、チャネル領域38の第2部分は選択ゲート構造15の下にある。窒化物スペーサ34、35はNVMセル10においては任意であることを理解頂きたい。NVMセル10が窒化物スペーサ34、35を含まない代替の実施例においては、ソース領域36は制御ゲート32の側壁33と整合される。

【0014】ONO積層部25を主表面12上に形成するプロセスにより、選択ゲート16の上にもONO積層部が形成される（図示せず）。選択ゲート16上部にあるONO積層部と、主表面12上にあり窒化物スペーサ34、35により保護されないONO層部25の部分（図示せず）とが、エッチング・プロセスにおいて除去される。

(5)

7

シリコン化合物構造42が選択ゲート16の上に存在し、NVMセル10の選択ゲート電極として機能する。同様に、シリコン化合物構造44がソース領域36の上に存在し、NVMセル10のソース電極として機能する。さらに、シリコン化合物構造46がドレイン領域22の上に存在し、NVMセル10のドレイン電極として機能する。シリコン化合物構造42、44、46は、窒化物スペーサ34、35と整合される。このため、これらは自己整合シリコン化合物(サリサイド)構造とも呼ばれる。シリコン化合物構造42、44、46は、NVMセル10内の寄生抵抗を軽減するので、NVMセル10の性能を改善する。しかし、シリコン化合物構造42、44、46はNVMセル10においては任意の構成部分であることに留意されたい。

【0015】シリコン化合物構造42、44、46の形成後に、基板11上に絶縁層(図示せず)が形成され、平坦化される。絶縁層内には金属被覆領域(図示せず)が形成され、制御ゲート32、選択ゲート電極42、ソース電極44およびドレイン電極46に電気的に結合される。

【0016】図1は、制御ゲート32が選択ゲート16に隣在する側壁スペーサとして形成されることを示すが、これは本発明を制限するものではない。本発明の代替の実施例においては、多結晶シリコン選択ゲートが、多結晶シリコン制御ゲートに沿った側壁スペーサとして形成される。本実施例においては、第1多結晶シリコン層がONO積層部25上にパターニングされ、制御ゲートを規定する。制御ゲートが上に存在しないONO積層部25の部分はエッチング除去される。主表面12上に誘電層14が配置される。イオン注入を実行して、制御ゲートと整合されるソース領域36が形成される。第2多結晶シリコン層が誘電層14上にデポジションされ、制御ゲートの側壁スペーサとして選択ゲートを形成するようパターニングされる。イオン注入がもう一度実行されて、選択ゲートと整合されるドレイン領域22を形成する。

【0017】前述されるように、NVMセル10は、p導電型基板11内に作成されるnチャネル・スプリット・ゲートFETである。しかし、これは本発明を制約するものではない。代替の実施例においては、NVMセル10は、n導電型半導体基板内に作成されるpチャネル・スプリット・ゲートFETである。別の実施例においては、NVMセル10は、n導電型半導体基板内に形成されるp導電型のウェル内に作成されるnチャネル・スプリット・ゲートFETである。さらに別の実施例においては、NVMセル10は、p導電型半導体基板内に形成されるn導電型のウェル内に作成されるpチャネル・スプリット・ゲートFETである。

【0018】図1のNVMセル10へのアクセスは、3つの部分を含む: すなわち、NVMセル10をプログラミン

8

グすること、NVMセル10を消去することおよびNVMセル10からデータを読み取ることである。これらは、NVMセル10の選択ゲート16、制御ゲート32、ソース領域36およびドレイン領域22を所定の電圧にバイアスすることにより実現される。

【0019】NVMセル10を電気的にプログラミングするには、たとえば接地電圧などのプログラミング・ドレイン電圧をドレイン領域22に印加する。少なくとも、選択ゲート構造15下のチャネル領域38部分の閾値電圧分だけ、プログラミング・ドレイン電圧よりも高いプログラミング選択ゲート電圧が、選択ゲート16に印加される。プログラミング・ドレイン電圧よりも高いプログラミング・ソース電圧がソース領域36に印加される。さらに、プログラミング・ソース電圧よりも高いプログラミング制御ゲート電圧が制御ゲート32に印加される。例として、プログラミング選択ゲート電圧は、約1ボルトないし約2ボルト、プログラミング・ソース電圧は約3ボルトないし約5ボルトで、プログラミング制御ゲート電圧は、約8ボルトないし約10ボルトである。

【0020】ソース領域36は、ドレイン領域22よりも高い電圧レベルにあるので、nチャネル・スプリット・ゲートFET10は、反転能動モードで動作する。言い換えると、プログラミング中は、ソース領域36がFET10のドレインとして機能し、ドレイン領域22がFET10のソースとして機能する。さらに、選択ゲート16は、選択ゲート構造15の下下のチャネル領域38部分の少なくとも閾値電圧分だけ、ドレイン領域22の電圧レベルよりも高い電圧レベルにある。このため、選択ゲート構造15の下下のチャネル領域38の部分がオンになり導電性を持つ。負の電荷キャリア、たとえば電子がドレイン領域22から発生し、選択ゲート構造15と制御ゲート32との間のチャネル領域38部分を通じて加速される。電荷キャリアがソース領域36に隣接し、なおかつ制御ゲート32の下にあるチャネル領域38部分に到達すると、制御ゲート32における高電圧により引きつけられる。ホット・キャリア注入プロセスにおいて、電荷キャリアが酸化層23を介して注入され、制御ゲート32の側壁31に隣在する窒化シリコン層24の部分内に捕捉される。負の電荷キャリア、たとえば電子がチャネル領域38から窒化シリコン層24内に移動するにつれ、制御ゲート32下のチャネル領域38部分の閾値電圧が上がる。このため、チャネル領域38を通る電流が下がり、ホット・キャリア注入の速度も下がる。NVMセル10からプログラミング電圧が排除された後、注入されたキャリアは窒化シリコン層24内に捕捉された状態のままになる。第1論理値、たとえば論理1がNVMセル10に格納される。すなわち、NVMセル10がプログラミングされる。

【0021】プログラミング・プロセスの間、チャネル

9

領域38を流れる電流は、選択ゲート16に印加されるプログラミング選択ゲート電圧レベルにより制限される。好ましくは、プログラミング選択ゲート電圧は、選択ゲート16の下チャンネル領域38部分の閾値電圧より多少高く、それによりチャンネル領域38内を流れる電流を最小限に抑える。かくして、NVMセル10をプログラミングするプロセスは電力効率に優れ、低電圧低電力用途に適する。

【0022】NVMセル10を電氣的に消去するには、消去ソース電圧をソース領域36に印加し、消去ソース電圧よりも低い消去制御ゲート電圧を制御ゲート32に印加する。例として、消去ソース電圧は、約5ボルトないし約7ボルトで、消去制御ゲート電圧は約-1.1ボルトないし約-0.9ボルトである。選択ゲート16およびドレイン領域22は、消去プロセスには関与せず、基準電圧レベル、たとえば接地電圧レベルに結合されるか、あるいは浮動状態とすることができる。NVMセル10を消去する代替の実施例においては、消去選択ゲート電圧を選択ゲート16に印加し、消去ドレイン電圧をドレイン領域22に印加する。このとき消去選択ゲート電圧は消去ドレイン電圧よりも低い。例として、消去選択ゲート電圧は約-3ボルトないし約-0.5ボルトで、消去ドレイン電圧は接地電圧である。選択ゲート16は、ドレイン領域22よりも低い電圧レベルにあるので、選択ゲート16の下チャンネル領域38部分は確実に非導電性を持つ。NVMセル10を消去する別の代替実施例においては、約2ボルトないし約5ボルトの電圧がドレイン領域22に印加され、ドレイン領域22からチャンネル領域38に電荷キャリアの注入が誤って起こらないようにする。

【0023】ソース領域36と制御ゲート32との間の、たとえば約1.4ボルトないし約1.9ボルトの高電圧差のために、制御ゲート32下のチャンネル領域38部分内には強力な電界が設定される。帯域間トンネル・プロセスにより、強電界は、ソース領域36に隣接するチャンネル領域38部分内で電子-正孔対を発生する。正の電荷キャリアである正孔は、制御ゲート32において負の電圧により引きつけられる。ホット・キャリア注入プロセスにおいて、正孔は酸化層23を介して、ONO積層部25の窒化シリコン層24まで注入され、そこで窒化シリコン層24内の電子と結合する。好ましくは、消去プロセスは、窒化シリコン層24が実質的に電氣的中性あるいは正に充電されるまで続く。消去電圧がNVMセル10から除去されると、窒化シリコン層24は実質的に中性あるいは正に充電された状態のままになる。いずれの場合も、第2論理値、たとえば論理0がNVMセル10内に格納される。すなわち、NVMセル10が消去される。

【0024】消去プロセスの間は、窒化シリコン層24の電荷トラップ・サイト内に格納される電荷は、チャネ

(6)

10

ル領域38から注入される反対極性の電荷により中性化される。電荷トラップ・サイト内の電荷がFowler-Nordheimトンネル・プロセスにおいて電荷トラップ・サイトと制御ゲートの間で誘電層を通じて制御ゲートに移動する消去プロセスと比較すると、本発明の消去プロセスでは、ONO積層部25内に厚い上部誘電層28が可能になり、それによりNVMセル10のデータ保持が改善される。

【0025】NVMセル10からデータを読み取るには、たとえば接地電圧などの読取ソース電圧をソース領域36に印加する。読取ソース電圧と実質的に等しいかあるいはそれよりも高い読取制御ゲート電圧を制御ゲート32に印加する。少なくとも、選択ゲート構造15の下チャンネル領域38部分の閾値電圧分だけ読取ソース電圧よりも高い読取選択ゲート電圧が選択ゲート16に印加される。かくして、選択ゲート構造15下のチャンネル領域38部分がオンになり導電性を持つ。読取ソース電圧よりも高い読取ドレイン電圧がドレイン領域22に印加される。例として、読取制御ゲート電圧は、約1ボルトないし約2ボルト、読取ドレイン電圧は約1ボルトないし約2ボルトであり、選択ゲート16は電源電圧 V_{DD} に結合される。例として、電源電圧 V_{DD} は約3ボルトないし約5ボルトである。低電力用途においては、電源電圧 V_{DD} は、たとえば、約0.9ボルトないし約1.8ボルトである。

【0026】NVMセル10がプログラミングされると、制御ゲート32下の窒化シリコン層24が負に充電される。制御ゲート32下のチャンネル領域38部分は、制御ゲート32下の窒化シリコン層24が実質的に電氣的中性のときの固有閾値電圧より高い閾値電圧を有する。NVMセル10が消去されると、制御ゲート32下の窒化シリコン層24は実質的に電氣的中性になるか、あるいは正に充電される。制御ゲート32下のチャンネル領域38部分は、その固有閾値電圧と実質的に等しいか、それよりも低い閾値電圧を有する。読取制御ゲート電圧は、NVMセル10がプログラミングされる場合、制御ゲート32下のチャンネル領域38部分の閾値電圧より低いことが好ましい。また、読取制御ゲート電圧は、NVMセル10が消去される場合、制御ゲート32下のチャンネル領域38部分の閾値電圧より高いことが好ましい。従って、プログラミングされたNVMセル10からデータを読み取る場合は、チャンネル領域38は非導電性となり、そこを流れる電流は、たとえば約2マイクロアンペア(μA)以下と小さい。ビット線(図1には図示せず)を介してドレイン領域22に結合される検知増幅器(図示せず)は、この小さい電流を検知して、NVMセル10から、第1論理値、たとえば論理1を読み取る。一方、消去されたNVMセル10からデータを読み取る場合は、チャンネル領域38は導電性を持ち、そこを流れる電流は、たとえば約10 μA 以上と大きくなる。ドレイン領域22に結

(7)

11

合される検知増幅器（図示せず）は、この大きな電流を検知し、第2論理値、たとえば論理0をNVMセル10から読み取る。

【0027】読取るプロセスの間、ソース領域36はドレイン領域22より低い電圧レベルにある。制御ゲート32下のチャンネル領域38部分に亘る電圧降下は小さい。このため電荷キャリアがチャンネル領域38から窒化シリコン層24内に誤って注入される確率は小さい。言い換えると、NVMセル10に蓄積されるデータに対する、読取プロセス中の妨害が小さい。本発明により、検知増幅器（図示せず）はビット線（図1には図示せず）を介してドレイン領域22に結合され、ドレイン領域22は選択ゲート構造15により窒化シリコン層24から隔てられる。従って、寄生ビット線キャパシタの容量は、窒化シリコン層24内の電荷とは実質的に無関係である。言い換えると、寄生ビット線容量のデータ依存性はNVMセル10においては小さい。NVMセル10などの、ビット線容量のデータ依存性が小さいNVMルが、高性能用途には適する。

【0028】図2は、本発明によるスプリット・ゲートNVM装置50の配線略図である。NVM装置50は、半導体基板（図2には図示せず）内に作成され、行および列に配列されたスプリット・ゲートFETのアレイを備える。スプリット・ゲートFETは、NVM装置50においてメモリ・セルとして機能する。アレイ内の各スプリット・ゲートFETは、ソース領域と、ドレイン領域と、ソース領域をチャンネル領域から分離するチャンネル領域とを備える。選択ゲート構造が、ドレイン領域に隣接するチャンネル領域部分の上に存在する。誘電性積層部がソース領域に隣接するチャンネル領域の別の部分の上に存在する。誘電性積層部上に制御ゲートが配置され、選択ゲートから電気的に絶縁される。アレイ内のスプリット・ゲートFETは、1ビットのデータを格納する。従って、アレイ内のスプリット・ゲートFETは、NVM装置50においてビット・セルとも呼ばれる。好ましくは、NVM装置50内のスプリット・ゲートFETは、図1に図示されるスプリット・ゲートNVMセル10と構造的に等しい。図2は、4行4列に配列された16個のビット・セルを示す。しかし、これは本発明を制約するものではない。本発明により、NVM装置50は、任意の数の行と任意の数の列とに配列されるビット・セルのアレイを備える。

【0029】NVM装置50は、ソース線52、54と、選択線61、62、63、64と、制御線71、72、73、74と、ビット線81、82、83、84とを介してアクセスされる。NVM装置50内のビット・セルは、アレイ内のその位置、たとえば行番号および列番号によりアドレス指定される。第1行において、ビット・セル110、120、130、140は、それぞれ第1、第2、第3および第4列に位置する。第2行において、ビット・セル210、220、230、240は、

12

それぞれ第1、第2、第3および第4列に位置する。第3行において、ビット・セル310、320、330、340は、それぞれ第1、第2、第3および第4列に位置する。第4行において、ビット・セル410、420、430、440は、それぞれ第1、第2、第3および第4列に位置する。

【0030】ソース線52は、第1行のビット・セル110、120、130、140のソース112、122、132、142にそれぞれ接続される。ソース線52は、第2行のビット・セル210、220、230、240のソース212、222、232、242にもそれぞれ接続される。ソース線54は、第3行のビット・セル310、320、330、340のソース312、322、332、342にそれぞれ接続される。ソース線54は、第4行のビット・セル410、420、430、440のソース412、422、432、442にもそれぞれ接続される。本発明により、そのソースを同じソース線に結合するビット・セルは一括して消去されるので、消去ブロックを形成する。このため、NVM装置50は、第1および第2行内のビット・セルで構成されるものと、第3および第4行内のビット・セルで構成されるものの2つの消去ブロックを備える。

【0031】選択線61は、第1行のビット・セル110、120、130、140の選択ゲート115、125、135、145にそれぞれ接続される。選択線62は、第2行のビット・セル210、220、230、240の選択ゲート215、225、235、245にそれぞれ接続される。選択線63は、第3行のビット・セル310、320、330、340の選択ゲート315、325、335、345にそれぞれ接続される。選択線64は、第4行のビット・セル410、420、430、440の選択ゲート415、425、435、445にそれぞれ接続される。

【0032】制御線71は、第1行のビット・セル110、120、130、140の制御ゲート116、126、136、146にそれぞれ接続される。制御線72は、第2行のビット・セル210、220、230、240の制御ゲート216、226、236、246にそれぞれ接続される。制御線73は、第3行のビット・セル310、320、330、340の制御ゲート316、326、336、346にそれぞれ接続される。制御線74は、第4行のビット・セル410、420、430、440の制御ゲート416、426、436、446にそれぞれ接続される。

【0033】ビット線81は、第1列のビット・セル110、210、310、410のドレイン114、214、314、414にそれぞれ接続される。ビット線82は、第2列のビット・セル120、220、320、420のドレイン124、224、324、424にそれぞれ接続される。ビット線83は、第3列のビット・

(8)

13

セル130, 230, 330, 430のドレイン134, 234, 334, 434にそれぞれ接続される。ビット線84は、第4列のビット・セル140, 240, 340, 440のドレイン144, 244, 344, 444にそれぞれ接続される。

【0034】NVM 装置50内のビット・セルは、前記に説明されたように結合されるとは限らないことを理解頂きたい。たとえば、ソース線52およびソース線54を互いに結合することができる。言い換えると、アレイ内の第1, 第2, 第3および第4行のビット・セルのソースをすべて同じソース線に結合することができる。かくして、NVM 装置50は、第1, 第2, 第3および第4行のビット・セルによって構成される消去ブロックを有する。さらに制御線71, 72を互いに結合し、制御線73, 74を互いに結合することもできる。かくして、第1および第2行内のビット・セルは1つの制御線を共有し、第3および第4行内のビット・セルは1つの制御線を共有する。

【0035】NVM 装置50内の各ビット・セルを個別に電氣的にプログラミングすることができる。各ビット・セル内に格納されるデータも、ビット線81, 82, 83または84内を流れる電流を検知することにより個別に読み取ることができる。さらに、消去ブロック内のビット・セルは共通のソース線を共有し、一括して電氣的に消去することができる。従って、NVM 装置50はフラッシュEEPROM装置とも呼ばれる。

【0036】NVM 装置50内のビット・セル、たとえばビット・セル110, 120を電氣的にプログラミングするには、たとえば約3ボルトないし約5ボルトのソース・プログラミング電圧をソース線52に印加する。たとえば約1ボルトないし約2ボルトの第1選択プログラミング電圧を選択線61に印加する。第2, 第3および第4行のビット・セルは、ビット・セル110, 120をプログラミングするプロセスに関与しないので、たとえば接地電圧などの第2選択プログラミング電圧を選択線62, 63, 64に印加することによりオフになる。たとえば約8ボルトないし約10ボルトの制御プログラミング電圧を制御線71に印加する。好ましくは、制御プログラミング電圧は、ソース・プログラミング電圧より高く、第1選択プログラミング電圧より高く設定される。第1ビット・プログラミング電圧、たとえば電源電圧 V_{DD} をビット線83, 84に印加する。ビット線83, 84に印加される第1ビット・プログラミング電圧と、選択線61に印加される第1選択プログラミング電圧との差は、ビット・セル130, 140の選択ゲート135, 145の各々の下のチャネル領域部分の閾値電圧よりも低いことが好ましい。たとえば接地電圧などの第2ビット・プログラミング電圧がビット線81, 82に印加される。従って、ビット・セル110, 120がオンとなり、反転能動モードで動作する。言い換える

14

と、プログラミング・プロセスの間は、ソース112, 122はビット・セル110, 120のドレインとしてそれぞれ機能し、ドレイン114, 124はビット・セル110, 120のソースとしてそれぞれ機能する。負の電荷キャリア、たとえば電子がビット・セル110, 120のドレイン114, 124からそれぞれ発生し、ビット・セル110の選択ゲート115と制御ゲート116との間のチャネル領域およびビット・セル120の選択ゲート125と制御ゲート126との間のチャネル領域を通じて加速される。電荷キャリアがビット・セル110, 120の制御ゲート116, 126下のチャネル領域部分にそれぞれ到達すると、制御ゲート116, 126において高電圧により引きつけられる。ホット・キャリア注入プロセスにおいては、電荷キャリアは制御ゲート116, 126下の誘電性積層部内の電荷トラップ・サイト内に注入される。電子などの負の電荷キャリアが制御ゲート116, 126下の電荷トラップ・サイト内に注入されると、制御ゲート116, 126下のチャネル領域部分の閾値電圧が上がる。かくして、ビット・セル110, 120を流れる電流が下がり、ホット・キャリア注入の速度も下がる。NVM 装置50からプログラミング電圧が除去された後、注入されたキャリアは制御ゲート116, 126下の電荷トラップ・サイト内に残る。第1論理値、たとえば論理1がビット・セル110, 120内に格納される。すなわちビット・セル110, 120がプログラミングされる。

【0037】NVM 装置50のビット・セル、たとえば第1および第2行内のビット・セルを電氣的に消去するには、ソース消去電圧をソース線52に印加し、制御消去電圧を制御線71, 72に印加する。例として、約5ボルトないし約7ボルトの正の電圧をソース消去電圧として選択し、約-1.1ボルトないし約-9ボルトの負の電圧を制御消去電圧として選択する。ソース線54, 選択線63, 64および制御線73, 74は、接地電圧レベルに結合される。ある実施例においては、選択線61, 62およびビット線81, 82, 83, 84は接地電圧レベルに結合される。代替の実施例においては、選択線61, 62およびビット線81, 82, 83, 84は浮遊する。別の代替実施例においては、たとえば約-3ボルトないし約-0.5ボルトなどの選択消去電圧が選択線61, 62に印加され、たとえば接地電圧などのビット消去電圧がビット線81, 82, 83, 84に印加される。第1行および第2行のビット・セルの選択ゲートはそれぞれのドレインより低い電圧レベルにあるので、第1行および第2行のビット・セルのチャネル領域は確実にオフになる。さらに別の代替実施例においては、たとえば約2ボルトないし約5ボルトの電圧などのビット消去電圧がビット線81, 82, 83, 84に印加され、ドレインから第1行および第2行のビット・セルのチャネル領域に誤って電荷キャリアが注入されることを

15

回避する。

【0038】第1および第2行のビット・セルのソースと制御ゲートとの間の、たとえば約1.4ボルトないし約1.8ボルトの高電圧差のために、第1および第2行のビット・セルのソース付近の制御ゲート下には、強力な電界が設定される。帯域間トンネリングにより、強電界は、制御ゲート下のチャンネル領域部分内に電子-正孔対を発生する。正の電荷キャリアである正孔は、制御ゲートにおいて負の電圧により引きつけられる。ホット・キャリア注入プロセスにおいて、正孔は各制御ゲート下の誘電性積層部内の電荷トラップ・サイト内に注入される。注入された正孔は第1および第2行のビット・セルの電荷トラップ・サイト内で電子と結合する。好ましくは、消去プロセスは、第1および第2行のビット・セルの電荷トラップ・サイトが実質的に電気的中性になるまで続く。電荷トラップ・サイトは、過消去プロセスにおいては正に充電されることもある。消去電圧がNVM装置50から除去されると、第1および第2行のビット・セルの電荷トラップ・サイトは実質的に中性あるいは正に充電された状態のままになる。いずれの場合も、第2論理値、たとえば論理0がビット・セル110、120、130、140、210、220、230、240内に格納される。すなわち、NVM装置50の第1および第2行のビット・セルが消去される。

【0039】NVM装置50のビット・セル、たとえばビット・セル430、440からデータを読み取るには、第1選択読取電圧を選択線64に印加する。例として、第1選択読取電圧は電源電圧 V_{DD} である。たとえば、約1ボルトないし約2ボルトの制御読取電圧が制御線74に印加される。第1、第2および第3行内のビット・セルはビット・セル430、440からのデータの読取プロセスに関与しないので、たとえば接地電圧などの第2選択読取電圧を選択線61、62、63、64に印加することによりオフにすることが好ましい。ソース読取電圧、たとえば接地電圧をソース線52、54に印加する。約1ボルトないし約2ボルトの第1ビット読取電圧がビット線83、84に印加される。好ましくは、ビット線81、82に印加される第2ビット読取電圧は、ソース線52、54に印加されるソース読取電圧と実質的に等しい。かくして、ビット・セル410、420内を流れる電流は、ビット・セル430、440からデータを読み取るプロセスの間は実質的にゼロになる。制御線74に印加される制御読取電圧は、好ましくは、ソース線54に印加されるソース読取電圧と少なくとも同じ程度の高さである。選択線64に印加される第1選択読取電圧は、好ましくは、ソース線54に印加されるソース読取電圧よりも、少なくともビット・セル430、440の選択ゲート435、445それぞれの下のチャンネル領域部分の閾値電圧分だけ高い。選択線61、62、63に印加される第2選択読取電圧は、好ましくは、第

(9)

16

1、第2または第3行のビット・セルの選択ゲート下のチャンネル領域部分の閾値電圧とソース線52、54に印加されるソース読取電圧との和よりも低い。

【0040】ビット・セル430がプログラミングされると、制御ゲート436下の電荷トラップ・サイトが負に充電される。制御ゲート436下のチャンネル領域部分は、電荷トラップ・サイトが実質的に電気的中性のとき、その固有閾値電圧よりも高い閾値電圧を有する。ビット・セル430が消去されると、制御ゲート436下の電荷トラップ・サイトは実質的に電気的中性か、あるいは正に充電される。制御ゲート436下のチャンネル領域部分は、その固有閾値電圧と実質的に等しいか、それよりも低い閾値電圧を有する。好ましくは、制御線74に印加される制御読取電圧は、ビット・セル430がプログラミングされた場合は制御ゲート436下のチャンネル領域部分の閾値電圧よりも低く、ビット・セル430が消去された場合は制御ゲート436下のチャンネル領域部分の閾値電圧よりも高い。従って、プログラミングされたビット・セル430からデータを読み取る際は、ビット・セル430のチャンネル領域は非導電性で、そこを流れる電流は、たとえば約 $2\mu A$ 以下と小さい。ビット線83に結合される検知増幅器（図示せず）がこの小さい電流を検知し、ビット・セル430から第1論理値、たとえば論理1を読み取る。一方、消去されたビット・セル430からデータを読み取る際は、ビット・セル430のチャンネル領域は導電性を持ち、そこを流れる電流は、たとえば約 $10\mu A$ 以上と大きい。ビット線83に結合される検知増幅器（図示せず）はこの大電流を検知し、ビット・セル430から第2論理値、論理0を読み取る。

【0041】ビット・セル440がプログラミングされると、制御ゲート446下の電荷トラップ・サイトが負に充電される。制御ゲート446下のチャンネル領域部分は、電荷トラップ・サイトが実質的に電気的中性のとき、その固有閾値電圧よりも高い閾値電圧を有する。ビット・セル440が消去されると、制御ゲート446下の電荷トラップ・サイトは実質的に電気的中性か、あるいは正に充電される。制御ゲート446下のチャンネル領域部分は、その固有閾値電圧と実質的に等しいか、それよりも低い閾値電圧を有する。好ましくは、制御線74に印加される制御読取電圧は、ビット・セル440がプログラミングされた場合は制御ゲート446下のチャンネル領域部分の閾値電圧よりも低く、ビット・セル440が消去された場合は制御ゲート446下のチャンネル領域部分の閾値電圧よりも高い。従って、プログラミングされたビット・セル440からデータを読み取る際は、ビット・セル440のチャンネル領域は非導電性で、そこを流れる電流は、たとえば約 $2\mu A$ 以下と小さい。ビット線84に結合される検知増幅器（図示せず）がこの小さい電流を検知し、ビット・セル440から第1論理値、

(10)

17

たとえば論理1を読み取る。一方、消去されたビット・セル440からデータを読み取る際は、ビット・セル440のチャンネル領域は導電性を持ち、そこを流れる電流は、たとえば約10 μ A以上と大きい。ビット線84に結合される検知増幅器(図示せず)はこの大電流を検知し、ビット・セル440から第2論理値、論理0を読み取る。

【0042】ビット・セル430、440からデータを読み取るプロセスの間は、ソース432、442は、ドレイン434、444よりもそれぞれ低い電圧レベルにある。制御ゲート436、446下のチャンネル領域部分両端の電圧降下は小さい。かくして、電荷キャリアがチャンネル領域から電荷トラップ・サイト内に誤って注入される確率は小さい。さらに、第1、第2および第3行のビット・セル内の電荷トラップ・サイトからドレインを隔てるチャンネル領域は、選択線61、62、63に印加される第2選択読取電圧によりオフになる。このため、第1、第2および第3行のビット・セルの読取プロセスに対する妨害は小さい。従って、本発明の読取プロセスは、従来技術による読取プロセスよりも読取外乱が小さい。さらに、NVM装置50のビット線は、対応するビット・セル内の選択ゲートによりビット・セル内の電荷トラップ・サイトから隔てられるので、寄生ビット線キャパシタの容量値は、電荷トラップ・サイトの電荷とは実質的に無関係である。言い換えると、寄生ビット線容量のデータ依存性がNVM装置50においては小さい。NVM装置50などの、ビット線容量のデータ依存性が小さいNVM装置は、高性能用途に適する。

【0043】以上、NVM装置とそのNVM装置にアクセスする方法とが提供されたことが理解頂けよう。本NVM装置は、スプリット・ゲートFETのアレイを備え、各FETはソース付近のチャンネル領域第1部分の上に存在する制御ゲートと、ドレイン付近のチャンネル領域第2部分の上に存在する選択ゲートとを有する。制御ゲートは選択ゲートに隣在する側壁スペーサとして形成することができ、それによりNVM装置のシリコン面積効率を高める。

【0044】NVM装置のFETをプログラミングする際は、第1極性の電荷キャリア、たとえば電子が、選択ゲートと制御ゲートとの間のチャンネル領域部分において加速され、その後、制御ゲートの下に存在する誘電性積層部内に位置する電荷トラップ・サイト内に注入される。選択ゲートは、プログラミング・プロセスの間、チャネ

18

ル領域を流れる電流を制御する。プログラミング・プロセスは、時間的効率と電力の効率とに関して最適化することができる。

【0045】NVM装置のFETは、第2極性の電荷キャリア、たとえば正孔をチャンネル領域から電荷トラップ・サイト内に注入することにより消去される。電荷キャリアは消去プロセスの間、誘電性積層部内の上部誘電層を貫通して移動しないので、厚い上部誘電層を用いてNVM装置のデータ保持率を高めることができる。

10 【0046】NVM装置のFETからデータを読み取る際は、選択ゲートに隣接するドレインに読取電圧を印加する。従って、データの読取外乱とFETの破壊とを最小限に抑えて、それによりさらにNVM装置のデータ保持と信頼性を改善する。また、FETのドレインに結合されるビット線を流れる電流を検知することによりFETからデータを読み取る。FETのドレインは選択ゲート下のチャンネル領域部分によって、電荷トラップ・サイトから分離される。かくして、ビット線容量のデータ依存性が最小限に抑えられ、NVM装置は高性能用途に適する。

20 【図面の簡単な説明】

【図1】本発明による不揮発性メモリ装置の断面図である。


【図2】本発明による不揮発性メモリ装置の配線略図である。

【符号の説明】


- 10 不揮発性メモリ装置
- 11 半導体基板
- 12 主表面
- 14 誘電層
- 30 16 選択ゲート
- 17, 18 選択ゲートの側壁
- 22 ドレイン領域
- 23, 28 二酸化シリコン層
- 24 窒化シリコン層
- 25 酸化物-窒化物-酸化物積層部
- 31, 33 制御ゲートの側壁
- 32 制御ゲート
- 34, 35 窒化物スペーサ
- 36 ソース領域
- 40 38 チャンネル領域
- 42, 44, 46 シリコン化合物構造

(11)

【図1】



【図2】



フロントページの続き

(72)発明者 ウェーミン・チャン
アメリカ合衆国テキサス州オースチン、ベ
イジル・ドライブ7712

(72)発明者 キース・フォーブス
アメリカ合衆国テキサス州オースチン、モ
ール・ドライブ1410

(72)発明者 ダグラス・アール・ロバーツ
アメリカ合衆国テキサス州オースチン、テ
イスデール・ドライブ7608